PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-022425

(43) Date of publication of application: 24.01.1995

(51)Int.CI.

H01L 21/321 C25D 5/02

(21)Application number: 05-164911

(71)Applicant: FUJI ELECTRIC CO LTD

(22)Date of filing:


05.07.1993

(72)Inventor: MARUYAMA SUMIAKI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To enable packaging on a substrate having stepped parts by forming bump electrodes of different height on the same semiconductor substrate, by using an insulating plating mask, and forming bump electrodes bringing one-side ends of conductors, to be buried cathode wiring, into contact with a foundation metal film on one surface of the semiconductor substrate. CONSTITUTION: A surface of an insulating (made of rubber for example) plating mask 2 having openings in specified regions and conductors buried with one-side ends exposed above the surface is closely brought into contact with a foundation metal film provided on one surface of a silicon wafer 1, and the other ends of the conductors are connected to a power source to form cathode wiring (metal wire) 5. And bump electrodes are formed on the foundation metal film provided on the surface of the silicon wafer 1 facing the opening 8 of the mask by electroplating. Consequently, it becomes possible to form bump electrodes of different height on the same



silicon water 1 simultaneously, and perform packaging on the wafer 1 having stepped parts.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

BEST AVAILABLE COPY

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-22425

(43)公開日 平成7年(1995)1月24日

(51) Int.Cl.6

識別記号

FΙ

技術表示箇所

H 0 1 L 21/321

C 2 5 D 5/02

D

9168-4M

庁内整理番号

H01L 21/92

F

審査請求 未請求 請求項の数4 OL (全 3 頁)

(21)出願番号

特願平5-164911

(22)出顧日

平成5年(1993)7月5日

(71)出願人 000005234

富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

(72)発明者 丸山 純章

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内


(74)代理人 弁理士 山口 巌

(54)【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】高価な設備を必要とするフォトリソグラフィを 用いないでバンプ電極を形成する。

【構成】反覆使用できるゴム製マスクを半導体基板の下地金属膜に密接させ、マスクに埋め込まれた陰極配線により下地金属膜を電源に接続してマスクの開口部を通じて下地金属膜上にバンプ電極を形成する。各バンプ電極の下地金属膜を切離しておき、陰極配線をその下地金属膜にそれぞれ接触させれば、めっき電流の個別制御によって異なる高さのバンプ電極を同時に形成できる。



【特許請求の範囲】

【請求項1】所定の領域に開口部を備え、一端が一面上に露出する導体が埋設された絶縁性のめっきマスクの前記一面を半導体基体の一面上の下地金属膜に密接させ、前記導体をその他端に電源を接続して陰極配線とし、電気めっきによりバンプ電極をマスクの開口部に対向する半導体基体の一面上の下地金属膜上に形成する工程を有することを特徴とする半導体装置の製造方法。

【請求項2】めっきマスクがゴムよりなる請求項1記載の半導体装置の製造方法。

【請求項3】めっきマスクの反半導体基板側に、マスク 開口部に連通する貫通孔を有する、少なくともマスク側 の表面が絶縁性である支持板を密接させる請求項1ある いは2記載の半導体装置の製造方法。

【請求項4】めっきマスクの埋設された導体をそれぞれ 異なるマスク開口部に近接して露出させ、半導体基体の 一面のマスク開口部に対向させる領域およびその付近上 に互いに切り離された下地金属膜を形成し、各開口部に 近接して露出する導体に流れるめっき電流をそれぞれ別 個に制御する請求項1、2あるいは3記載の半導体装置 の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体チップへの接続 のためにバンプ電極を用いる半導体装置の製造方法に関 する。

[0002]

【従来の技術】半導体チップを実装するためのワイヤレスボンディング方式の一つとして、半導体チップ上にバンプ電極を形成しておき、基板導体部に位置合わせして融着する方法がとられている。このようなバンプ電極の形成のために従来はチップ表面にスパッタ法で下地金属としてのTi膜とCuあるいはPd膜とを積層し、フォトリソグラフィによりパターニングしてバンプ電極の基盤となる下地金属膜を残す。次にその上に再びフォトリソグラフィによりレジスト膜をパターニングしてめっきマスクをし、そのマスクを用いる電気めっきによりはんだあるいは金などでバンプを成長させ、そのあとエッチングによりめっき電極をして用いたバンプ間の金属膜を除去してバンプ電極を形成していた。

[0003]

【発明が解決しようとする課題】上記のような従来のバンプ電極形成方法では、めっきマスクをフォトリソグラフィによって半導体基体上に形成していた。そのため、均一なフォトレジスト膜を形成するためのスピンコータ、レジストに露光するためのアライナ、露光後の現像のためのデベロッパの設備が必要で、設備投資額が無視できない。その上、めっきにより形成されるバンプ電極は、一様な高さをもつため、半導体チップを多層配線などで段差のある基板上に実装することが困難であった。

【0004】本発明の目的は、以上の問題を解決し、高価な設備なしにバンプ電極を形成し、さらに同一半導体基体上に異なる高さのバンプ電極を形成して段差のある基板上に実装する半導体装置の製造方法を提供することにある。

[0005]

【課題を解決するための手段】上記の目的を達成するた めに、本発明の半導体装置の製造方法は、所定の領域に 開口部を備え、一端が一面上に露出する導体が埋設され た絶縁性のめっきマスクの前記一面を半導体基体の一面 上の下地金属膜に密接させ、前記導体をその他端に電源 に接続して陰極配線とし、電気めっきによりバンプ電極 をマスク開口部に対向する半導体基体の一面上の下地金 **属膜に形成する工程を有するものとする。めっきマスク** がゴムよりなることが有効である。また、めっきマスク の反半導体基体側に、マスク開口部に連通する貫通孔を 有し、少なくともマスク側の表面が絶縁性である支持板 を密接させることがよい。めっきマスクに埋設された導 体をそれぞれ異なるマスク開口部に近接して露出させ、 半導体基体の一面のマスク開口部に対向させる領域およ びその付近上に互いに切り離された下地金属膜を形成 し、各開口部に近接して露出する導体に流れるめっき電 流をそれぞれ別個に制御する方法も考えられる。

[0006]

【作用】ゴムなどを材料とする絶縁性のめっきマスクを用い、埋設された陰極配線となる導体の一端を半導体基体の一面上の下地金属膜に接触させれば、マスク開口部に電気めっきによりバンプ電極を形成でき、めっきマスクは反覆使用できるので、その都度半導体基体上にフォトリングラフィを用いてマスクを形成する必要がなくなる。そのめっきマスクの背面にマスク開口部に連通する貫通孔の明いた支持板を用いれば、めっきマスクを半導体基体面に密着させることが容易になる。また、各開口部ごとに陰極配線の導体を付属させ、めっき電流を個に制御すれば、同一半導体基体の表面の互いに切り離された下地金属膜上のバンプ電極の高さを、一つまたは複数ごとに変えることができ、段差のある基板上に実装することも可能になる。

[0007]

【実施例】以下、図を引用して本発明の実施例について述べる。図1は、本発明の一実施例のバンプ電極形成方法を示し、シリコンウエーハ1が図2(a)、(b)に示すめっきマスク2およびその開口部に連通する穴8の明いためっきマスク支持板3と共にめっき装置の枠体4の中に嵌められている。めっきマスク2はゴム製で、めっきマスク支持板3の上に貼りつけられている。そして、めっきマスクとめっきマスク支持板3を貫通して陰極配線となるAuあるいはPtなどの金属線5が埋め込まれており、その金属線の一端がマスク2の表面に露出し、シリコンウエーハ1の表面にスパッタされたTi、Cuあるいは

Ti、Pdなどの積層からなる下地金属膜に接触する。めっきマスク支持板3は、塩化ビニール板あるいは表面を絶縁処理した金属板でつくられ、めっきマスクをウエーハ1の表面に密着させるのに役立ち、その裏面に露出する金属線5の他端が、枠体4裏側の陰極電極6に接触する。この状態でめっき液浴中を循環するめっき液7にマスク2および支持板3の開口部8を通してシリコンウエーハ1の下地金属膜を接触させることにより、シリコンウエーハ1の所定の領域にバンプ電極を形成することができる。

【0008】図3は本発明の他の実施例のめっきマスクを示している。この場合は、陰極配線5の一端51は各開口部8の近傍でそれぞれめっきマスク2の表面に露出し、他端52は裏側のマスク支持板3の周辺に1個のみ、あるいは数個まとまって露出している。このマスクを使用する際には、下地金属膜をスパッタ時にマスクを用いることなどで各バンプごとに切離しておけば、配線5を通じて流すめっき電流を制御することで、バンプ電極の高さを調節することができる。これにより、段差の大きな基板面や凹凸の大きな基板面の上に半導体チップを実装するときに、面の低い個所に高いバンプ電極、面の高い個所に低いバンプ電極を形成しておけば、支障なく実装することができる。

[0009]

【発明の効果】本発明によれば、反覆使用可能なマスク

を用いて電気めっきを行うことによりフォトリソグラフィを適用する必要がなくなるため、スピンコータ、アライナ、デベロッパなどのフォトリソグラフィ用設備が不要となり、またバンプ電極形成工程が短縮できた。さらに、バンプ電極を形成する半導体基体面上の下地電極膜をバンプ電極ごとに切離し、めっきマスクの表面に露出して下地金属膜と接触する陰極配線をマスクの各開口部に近接させておけば、同一半導体基体上に異なる高さのバンプ電極を同時に形成でき、段差のある基板上への実装が可能になった。

【図面の簡単な説明】

【図1】本発明の一実施例のバンプ電極形成工程を示す 断面図


【図2】図1の工程に用いるめっきマスクを示し、(a)が平面図、(b) が側面図

【図3】本発明の別の実施例に用いるめっきマスクの平 面図

【符号の説明】

- 1 シリコンウエーハ
- 2 めっきマスク
- 3 めっきマスク支持板
- 5 金属線
- 6 陰極電極
- 7 めっき液
- 8 開口部

【図1】



【図3】

